Просмотр исходного текста страницы Тайминги (оперативная память)

{{викифицировать}}
{{Значения3|Латентность|CAS}}
'''Латентность''' (в т.ч. {{lang-en|[[CAS-латентность|CAS Latency]], CL}}; {{slang|тайминг}}) — временна́я задержка [[сигнал]]а при работе динамической оперативной памяти со страничной организацией, в частности, [[SDRAM]]. Эти временны́е задержки также называют '''таймингами''' и для краткости записывают в виде трех чисел, по порядку: ''[[CAS Latency]]'', ''RAS to CAS Delay'' и ''RAS Precharge Time''. От них в значительной степени зависит пропускная способность участка «[[процессор]]-[[Компьютерная память|память]]» и задержки чтения данных из памяти и, как следствие, быстродействие системы.

Мера таймингов — [[тактовый сигнал|такт]] шины{{какой}}<!-- там несколько тактовых в ddr-ах, часть таймингов - следствие превышения скоростей шины над скоростями банок --> памяти. Таким образом, каждая [[цифра]] в формуле 2-2-2 означает задержку сигнала для обработки, измеряемая в тактах шины памяти. Если указывается только одна цифра (например, CL2), то подразумевается только первый параметр, то есть ''CAS Latency''.

Иногда формула таймингов для памяти может состоять из четырёх цифр, например 2-2-2-6. Последний параметр называется «DRAM Cycle Time Tras/Trc» и характеризует быстродействие всей микросхемы памяти. Он определяет отношение интервала, в течение которого строка открыта для переноса данных (tRAS — RAS Active time), к периоду, в течение которого завершается полный цикл открытия и обновления ряда (tRC — Row Cycle time), также называемого циклом банка (Bank Cycle Time).

Производители обычно снабжают свои чипы, на основе которых построена планка памяти, информацией о рекомендуемых значениях таймингов, для наиболее распространенных частот системной шины. На планке памяти информация хранится в чипе {{нп3|Serial presence detect|SPD|en|Serial presence detect}} и доступна чипсету. Просмотреть эту информацию можно программным образом, например, программой [[CPU-Z]].

С точки зрения пользователя, информация о таймингах <!-- {{подст:АИ2|практически абсолютно бесполезна..}} -->позволяет примерно оценить производительность оперативной памяти, до её покупки. Таймингам памяти поколения DDR ([[DDR SDRAM|DDR]], [[DDR2 SDRAM|DDR2]], [[DDR3 SDRAM|DDR3]]) придавалось большое значение, поскольку [[кэш процессора]] был относительно мал и программы часто обращались к памяти. Таймингам памяти поколения DDR3 уделяется меньше внимания, поскольку современные процессоры (например [[Bulldozer (микроархитектура)|AMD Bulldozer]], [[Trinity (процессор)|Trinity]] и Intel Core i5, i7) имеют сравнительно большие L2-кэши и снабжены огромным L3-кэшем, что позволяет этим процессорам гораздо реже обращаться к памяти, а в некоторых случаях программа и её данные целиком помещается в кэш процессора (см. [[Иерархия памяти]]).

== Тайминги ==
{| class=wikitable
|- bgcolor="#CCCCCC" align="center"
! Имя параметра !! Обозначение !! Определение
|-
|[[CAS-латентность]]
|'''CL'''
| Задержка между отправкой в память адреса столбца и началом передачи данных. Время, требуемое на чтение первого бита из памяти, когда нужная строка уже открыта.
|-
|Row Address to Column Address Delay
|'''T<sub>RCD</sub>'''
|Число тактов между открытием строки и доступом к столбцам в ней. Время, требуемое на чтение первого бита из памяти без активной строки — T<sub>RCD</sub> + CL.
|-
|Row Precharge Time
|'''T<sub>RP</sub>'''
|Число тактов между командой на предварительный заряд банка (закрытие строки) и открытием следующей строки. Время, требуемое на чтение первого бита из памяти, когда активна другая строка — T<sub>RP</sub> + T<sub>RCD</sub> + CL.
|-
|Row Active Time
|'''T<sub>RAS</sub>'''
|Число тактов между командой на открытие банка и командой на предварительный заряд. Время на обновление строки. Накладывается на T<sub>RCD</sub>. Обычно примерно равно сумме трёх предыдущих чисел.
|-
|colspan=3|''Примечания:''<br>
* RAS : Row Address Strobe
* CAS : Column Address Strobe
* T<sub>WR</sub> : Write Recovery Time, время, между последней командой на запись и предзарядом. Обычно T<sub>RAS</sub> = T<sub>RCD</sub> + T<sub>WR</sub>.
* T<sub>RC</sub> : Row Cycle Time. T<sub>RC</sub> = T<sub>RAS</sub> + T<sub>RP</sub>.
|----
|}
===CAS-латентность=== 
CAS-латентность (от {{lang-en|column address strobe latency}}, {{lang-en2|CAS latency}}, {{lang-en2|CL}}, CAS-задержка) — это период ожидания (в циклах{{каких}}) между запросом [[Центральный процессор|процессора]] на получение содержимого [[ОЗУ|ячейки памяти]] и временем, когда оперативная память сделает доступной для чтения первую ячейку запрошенного адреса{{уточнить}}<!-- в открытую строку или в закрытую?-->.

[[Модуль памяти|Модули памяти]] [[SDRAM|SDR SDRAM]] могут иметь задержку CAS, равную 1, 2 или 3 циклам. Модули [[DDR SDRAM]] могут иметь задержку CAS, равную 2 или 2.5.

На модулях памяти обозначается как CAS или CL. Пометка <tt>CAS2</tt>, <tt>CAS-2</tt>, <tt>CAS=2</tt>, <tt>CL2</tt>, <tt>CL-2</tt> или <tt>CL=2</tt> обозначает величину задержки, равную 2.

=== Примерные данные CAS-латентности памяти ===
<!-- The   is a «figure space», equal to the width of one digit, used to align the decimal places. -->
{| class="wikitable"
|+Примерные данные CAS-латентности памяти
! Поколение
! Тип
! Скорость передачи данных <br>([[Транзакции в секунду|мегатранзакций в секунду]])
! Время передачи бита
! Скорость выдачи команд
! Длительность цикла
! CL
! 1-е слово
! 4-е слово
! 8-е слово
|-
| rowspan="2" | [[SDRAM]]
| PC100
|align=right| 100 MT/s
|  10 ns
|align=right| 100 MHz
|  10 ns
| 2
| 20 ns
| 50 ns
| 90 ns
|-
| PC133
|align=right| 133 MT/s
|  7.5 ns
|align=right| 133 MHz
|  7.5 ns
| 3
| 22.5 ns
| 45 ns
| 75 ns
|-
| rowspan="4" | [[DDR SDRAM]]
| DDR-333
|align=right| 333 MT/s
|  3 ns
|align=right| 166 MHz
|  6 ns
| 2.5
| 15 ns
| 24 ns
| 36 ns
|-
|rowspan=3| DDR-400
|rowspan=3 align=right| 400 MT/s
|rowspan=3|  2.5 ns
|rowspan=3 align=right| 200 MHz
|rowspan=3|  5 ns
| 3
| 15 ns
| 22.5 ns
| 32.5 ns
|-
| 2.5
| 12.5 ns
| 20 ns
| 30 ns
|-
| 2
| 10 ns
| 17.5 ns
| 27.5 ns
|-
| rowspan="11" | [[DDR2 SDRAM]]
|rowspan=2| DDR2-667
|rowspan=2 align=right| 667 MT/s
|rowspan=2  |1.5 ns
|rowspan=2 align=right| 333 MHz
|rowspan=2|  3 ns
| 5
| 15 ns
| 19.5 ns
| 25.5 ns
|-
|4
| 12 ns
| 16.5 ns
| 22.5 ns
|-
|rowspan=4| DDR2-800
|rowspan=4 align=right| 800 MT/s
|rowspan=4|  1.25 ns
|rowspan=4 align=right| 400 MHz
|rowspan=4|  2.5 ns
| 6
| 15 ns
| 18.75 ns
| 23.75 ns
|-
| 5
| 12.5 ns
| 16.25 ns
| 21.25 ns
|-
| 4.5
| 11.25 ns
| 15 ns
| 20 ns
|-
| 4
| 10 ns
| 13.75 ns
| 18.75 ns
|-
|rowspan=5| DDR2-1066
|rowspan=5 align=right| 1066 MT/s
|rowspan=5|  0.95 ns
|rowspan=5 align=right| 533 MHz
|rowspan=5|  1.9 ns
| 7
| 13.13 ns
| 15.94 ns
| 19.69 ns
|-
| 6
| 11.25 ns
| 14.06 ns
| 17.81 ns
|-
| 5
| 9.38 ns
| 12.19 ns
| 15.94 ns
|-
| 4.5
| 8.44 ns
| 11.25 ns
| 15 ns
|-
| 4
| 7.5 ns
| 10.31 ns
| 14.06 ns
|-
| rowspan="12" | [[DDR3 SDRAM]]
| DDR3-1066
|align=right| 1066 MT/s
|  0.9375 ns
|align=right| 533 MHz
|  1.875 ns
| 7
| 13.13 ns
| 15.95 ns
| 19.7 ns
|-
|rowspan=2| DDR3-1333
|rowspan=2 align=right| 1333 MT/s
|rowspan=2|  0.75 ns
|rowspan=2 align=right| 666 MHz
|rowspan=2|  1.5 ns
| 9
| 13.5 ns
| 15.75 ns
| 18.75 ns
|-
| 6
|  9 ns
| 11.25 ns
| 14.25 ns
|-
| DDR3-1375
|align=right| 1375 MT/s
|  0.73 ns
|align=right| 687 MHz
|  1.5 ns
| 5
|  7.27 ns
|  9.45 ns
| 12.36 ns
|-
|rowspan=4| DDR3-1600
|rowspan=4 align=right| 1600 MT/s
|rowspan=4|  0.625 ns
|rowspan=4 align=right| 800 MHz
|rowspan=4|  1.25 ns
| 9
| 11.25 ns
| 13.125 ns
| 15.625 ns
|-
| 8
| 10 ns
| 11.875 ns
| 14.375 ns
|-
| 7
|  8.75 ns
| 10.625 ns
| 13.125 ns
|-
| 6
|  7.50 ns
| 9.375 ns
| 11.875 ns
|-
|rowspan=4| DDR3-2000
|rowspan=4 align=right| 2000 MT/s
|rowspan=4|  0.5 ns
|rowspan=4 align=right| 1000 MHz
|rowspan=4|  1 ns
| 10
| 10 ns
| 11.5 ns
| 13.5 ns
|-
| 9
| 9 ns
| 10.5 ns
| 12.5 ns
|-
| 8
|  8 ns
| 9.5 ns
| 11.5 ns
|-
| 7
|  7 ns
| 8.5 ns
| 10.5 ns
|}

== Литература ==
* {{Книга|автор=Бройдо В. Л, Владимир Львович Бройдо|заглавие=Архитектура ЭВМ и систем: [по направлению подгот. "Информ. системы"]|ссылка=books.google.ru/books?id=QUUewNwq78sC&pg=PA201|ответственный=|издание=|место=|издательство=Издательский дом "Питер"|год=2009|страницы=201-202|страниц=721|isbn=9785388003843}}

== Ссылки ==
* [www.overclockers.ua/memory/timings/ «Что такое тайминги?»], Antinomy, Overclockers.ua, 28.06.2007 
* www.nix.ru/computer_hardware_news/hardware_news_viewer.html?id=94476 (hardwaresecrets.com)
* www.3dnews.ru/584267/page-2.html
* labs.vt.tpu.ru/ddr3/page-4.htm
{{compu-stub}}

{{translate|en}}
{{rq|sources}}

[[Категория:Оперативная память]]